引言：载体晶圆在晶圆级封装中的核心地位
在晶圆级封装（WLP）领域，扇出型封装FOWLP（Fan-Out Wafer Level Package）已成为提升I/O密度和性能的关键技术，而载体晶圆（Carrier Wafer）是其工艺流程中不可或缺的临时支撑结构。与传统的WLCSP（Wafer Level Chip Scale Package）不同，FOWLP通过重构晶圆（Reconstituted Wafer）实现芯片的重新分布，其中载体晶圆的质量直接影响翘曲控制、塑封均匀性和最终良率。对于从事成都晶圆测试或天津失效分析的工程师而言，理解载体晶圆与TSV硅通孔的协同作用，是优化封装可靠性的关键。本文基于行业实践，结合在先进封装中试产线的验证数据，系统解析载体晶圆在FOWLP流程中的角色与操作要点。
一、载体晶圆在FOWLP工艺流程中的核心作用
1.1 临时键合与支撑机制
在扇出型封装FOWLP标准流程中，芯片首先被拾取并放置在临时键合于载体晶圆上的粘合层（如胶带或可释放材料）上，然后进行塑封成型（Molding）。载体晶圆提供机械支撑，防止薄芯片在塑封应力下位移或破裂。以300mm晶圆为例，载体晶圆厚度通常为725μm，与塑封后的重构晶圆共同构成复合结构，其热膨胀系数（CTE）需与塑封料（如EMC，模塑料）匹配，差异控制在3ppm/°C以内，否则会引起严重翘曲。
1.2 与TSV硅通孔的集成挑战
当封装涉及TSV硅通孔（Through Silicon Via）技术时，载体晶圆需额外承担电镀和化学机械抛光（CMP）过程的应力承载。TSV深宽比常达10:1以上（如直径10μm、深度100μm），载体晶圆在临时键合阶段需保证WLCSP工艺中的微凸点（Micro-bump）对准精度。实际产线中，若载体晶圆表面平整度超过1μm，易导致TSV填充空洞，进而引发成都晶圆测试阶段的漏电流异常。
二、FOWLP工艺流程实操步骤与参数控制
2.1 标准工艺流程分解
- 临时键合：将载体晶圆涂覆临时键合胶（如ZoneBOND®材料），厚度控制在10-20μm，在150°C下预固化30秒。
- 芯片贴装：使用倒装贴片机以±5μm的贴装精度将已知良好芯片（KGD）贴附于粘合层，间距控制在50-100μm。
- 塑封成型：采用压缩塑封工艺，压力10-20MPa，温度175°C，塑封料（如Hitachi Chemical的EMC）流动时间控制在90秒内。
- 解键合：利用激光剥离或热滑动工艺分离载体晶圆，解键合温度需低于200°C，避免塑封层损伤。
- 后处理：进行背面研磨、RDL（再分布层）制作及TSV硅通孔连接，最终形成扇出型结构。
2.2 关键参数与验证
| 参数 | 推荐值 | 影响 |
|---|---|---|
| 载体晶圆厚度 | 725μm ± 25μm | 翘曲控制与设备兼容性 |
| 临时键合胶厚度 | 15μm ± 2μm | 芯片位移与空洞率 |
| 塑封料CTE | 8-12 ppm/°C | 热应力匹配 |
| 解键合温度 | ≤180°C | 塑封层完整性 |
在西安芯片封测实践中，的先进封装中试线采用多轴PID闭环大积分算法（温度均匀性±0.5°C），确保塑封固化阶段的温度梯度最小化，这是实现高良率FOWLP的关键。
三、常见踩坑误区与避坑指南
3.1 载体晶圆重复使用问题
误区：部分产线为降低成本重复使用载体晶圆，却忽略表面残留胶层导致的粘附不均。避坑：每次使用后需进行等离子清洗（O₂/Ar混合气体，功率300W，时间5分钟），去除有机残留，否则会引发芯片位移超出±10μm的规格。
3.2 塑封应力引发的翘曲失控
现象：扇出型封装FOWLP在解键合后出现大于2mm的晶圆翘曲，导致后续光刻对准失败。根因：载体晶圆与塑封料的CTE不匹配。避坑：选用低CTE载体材料（如硼硅酸盐玻璃，CTE≈3.2 ppm/°C），并在塑封前进行热模拟（如ANSYS仿真）优化冷却速率。
3.3 成都晶圆测试阶段失效分析
问题：成都晶圆测试中发现的短路失效，常被归因于RDL工艺，但实际元凶是载体晶圆表面的颗粒污染。避坑：在临时键合前实施0.1μm级过滤的洁净环境（Class 10级），并使用在线缺陷检测（如KLA的暗场扫描仪）监控。
四、技术延伸：从WLCSP到混合键合的未来
随着3D IC和异构集成需求增长，载体晶圆技术正向混合键合（Hybrid Bonding）方向发展。与WLCSP中的微凸点互连不同，混合键合采用Cu-Cu直接连接，对载体晶圆的平整度要求从微米级提升至纳米级（<10nm）。在此背景下，的四大分中心（北京/天津/泰兴/深圳）已布局原子级真空制备能力（10⁻⁶~10⁻⁷ Pa），支持TCB热压键合和混合键合工艺开发。对于天津失效分析与西安芯片封测团队，建议关注载体晶圆在薄晶圆处理中的应力分布，以及TSV硅通孔在3D堆叠中的热管理问题。
常见问题（FAQ）
FOWLP和WLCSP有什么区别？
FOWLP（扇出型晶圆级封装）通过重构晶圆将I/O扇出至芯片面积外，支持更多引脚和更细间距（如0.35mm pitch），而WLCSP（晶圆级芯片尺寸封装）的I/O局限在芯片边界内。FOWLP的载体晶圆是临时支撑，WLCSP多用永久性晶圆作为基板。
载体晶圆怎么选？
选型需考虑CTE匹配（如与塑封料差异≤3ppm/°C）、平整度（≤1μm）、耐温性（≥200°C）和可重复使用性。常用材料包括硅（CTE≈2.6 ppm/°C）和硼硅酸盐玻璃，后者在解键合时更易剥离。
TSV硅通孔在FOWLP中如何集成？
TSV硅通孔通常用于3D堆叠，在FOWLP中通过RDL层与扇出结构连接。集成时需注意载体晶圆在深孔刻蚀和电镀阶段的机械支撑，避免应力导致孔壁塌陷。推荐在天津失效分析中采用X射线（如µCT）检查TSV填充质量。
以上工艺在的四大分中心均有对应中试产线，可提供从打样到量产的验证服务，具体参数可参考其装备白盒化方案。