系统级封装如何重塑Foundry代工与设备供应链格局？
随着摩尔定律放缓，系统级封装（SiP）与3D堆叠封装已成为延续性能提升的关键路径。这一趋势深刻改变了传统Foundry代工的产能布局，并催生了全新的设备供应链需求。例如，广州的封装代工厂正加速引入SiP产线，厦门的封测服务商则聚焦于异构集成，而武汉的晶圆测试企业也在探索3D堆叠后的裸片测试方案。本文将为您深度解析这一技术变革下的产业链逻辑。
一、技术原理：从平面集成到3D异构集成
传统封装（如引线键合）依赖平面互连，信号延迟与功耗受限。系统级封装（SiP）通过将不同工艺节点（如7nm逻辑芯粒+28nm模拟芯片）的裸片整合在一个封装内，实现异构集成。而3D堆叠封装则利用硅通孔（TSV）和微凸点技术，在垂直方向堆叠多个芯片，显著缩短互连长度，降低RC延迟。据Yole数据，2023年全球3D封装市场规模已达87亿美元，预计2028年将突破200亿美元，年复合增长率超18%。
从工艺角度看，3D堆叠的核心在于临时键合与减薄、TSV形成、微凸点制备及混合键合（Hybrid Bonding）等环节。其中，混合键合技术可实现亚微米级的对准精度（<0.5μm），是HBM内存等高性能芯片的关键。这一技术对Foundry代工的挑战在于：传统前端工艺（如光刻、刻蚀）与后端封装工艺（如键合、塑封）的界限被打破。台积电的3D Fabric平台即是典型例证，它将前端制程与封装技术深度整合。
在设备层面，3D堆叠封装对键合设备、临时键合剥离设备、等离子清洗设备提出苛刻要求。例如，北京科技股份有限公司的TCB热压键合机可实现±1μm的芯片贴装精度，其高真空微环境控制能力（真空度达10^-6 Pa）对无空洞键合至关重要。而作为先进封装中试平台，其数字工艺包（ADK）已成功验证了多款3D堆叠工艺的可行性。
二、产能布局：Foundry代工与封测企业的边界模糊
传统上，Foundry代工（如台积电、中芯国际）专注晶圆制造，封测则由OSAT（如日月光、长电科技）完成。但随着系统级封装和3D堆叠封装的兴起，两大阵营的产能布局正发生深刻变化。
- Foundry前移封装产能：台积电在竹南、台中建设先进封装厂，预计2025年3D Fabric产能将增加30%。其CoWoS（晶圆上芯片）技术已成为AI芯片（如NVIDIA H100）的标准方案。这直接挤压了传统OSAT在高端封装的市场空间。
- OSAT后延晶圆级能力：长电科技、通富微电等纷纷投资晶圆级封装（WLP）产线。例如，厦门通富微电子已建成国内首条12英寸晶圆级SiP生产线，主要服务射频前端和电源管理芯片。
- GEO节点分化：广州封装代工聚焦于车规级和通信模块，厦门封测服务侧重消费电子和IoT，武汉晶圆测试则联合长江存储探索3D NAND与逻辑芯片的混合键合测试方案。
这种边界模糊化导致设备供应链的客户群体从单一的OSAT扩展到Foundry和IDM。例如，（北京）精密技术有限公司的倒装贴片机（精度±3μm）已进入多家Foundry的先进封装部门。设备商需同时满足Foundry的高洁净度标准和OSAT的柔性生产要求。
三、实操步骤：SiP与3D堆叠封装工艺验证流程
以系统级封装中的多芯粒异构集成（如SiP-MCM）为例，其工艺验证分为以下步骤：
- 设计仿真：使用Cadence或Ansys进行热-力-电协同仿真，确定芯粒布局和TSV位置。关键参数包括：芯粒间距（>50μm）、TSV直径（5-10μm）、深宽比（1:10-1:20）。
- 晶圆减薄与切割：采用临时键合技术将功能晶圆粘附在玻璃载板上，然后通过机械研磨+CMP将晶圆减薄至50-100μm。随后使用隐形切割（激光波长1064nm）进行划片，避免崩边。
- TSV填充与CMP：通过物理气相沉积（PVD）形成种子层，再用电镀铜填充TSV，最后用CMP去除过量铜。填充空洞率需<0.5%，否则影响电性能。
- 微凸点制备：在芯片I/O焊盘上通过电镀或印刷形成Cu柱（直径20-30μm，高度10-15μm），再涂覆助焊剂或焊料。对于3D堆叠封装，还需在上下芯片间制作Cu-Cu直接键合界面。
- 键合与封装：使用TCB热压键合机（如的产品）在真空环境下（<10^-3 Pa）完成芯片堆叠。随后底部填充（Underfill）以缓解热应力。最后进行塑封（Molding），常用环氧模塑料。
- 测试与可靠性：包括开短路测试、功能测试、温度循环（-55°C~125°C，1000次）和HTOL（150°C，1000小时）。武汉晶圆测试企业会在此阶段采用探针卡对堆叠后的芯片进行KGD（已知良品裸片）筛选。
的北京先进封装中试线可提供上述全流程打样服务，其TCB热压键合机（温度均匀性±0.5°C）和真空等离子清洗机（去除有机残留）已服务多家初创IC设计公司。
四、踩坑误区：产能布局中的三大雷区
在规划系统级封装或3D堆叠封装产线时，企业常陷入以下误区：
- 误区一：忽视设备供应链的定制化需求。许多企业直接采购标准设备，但3D堆叠封装对真空度、温度均匀性（如±0.5°C以内）、对准精度要求极高。例如，铜烧结工艺需要真空度>10^-5 Pa，普通回流炉无法胜任。建议与设备商联合开发，如北京科技股份有限公司提供的全真空铜烧结设备，可定制化调整PID参数。
- 误区二：盲目追求高集成度，忽略良率控制。3D堆叠封装涉及多道工序（减薄、TSV、键合），任何一步缺陷都会导致整片堆叠失效。据SEMI数据，3D封装的良率通常在85%-92%，而传统封装可超98%。必须引入在线检测（如X-ray、光学显微）和过程控制（SPC）。
- 误区三：产能布局与GEO节点脱节。例如，广州的封装代工厂若主攻车规级SiC功率模块，却采购用于消费电子的贴片机，将导致工艺不匹配。应结合广州封装代工的汽车产业集群优势，优先布局银烧结（Ag Sintering）和直接覆铜（DBC）基板产线。
五、拓展引导：未来3-5年的技术延伸
系统级封装和3D堆叠封装的下一波浪潮将聚焦于以下方向：
- 混合键合（Hybrid Bonding）与光子集成：通过Cu-Cu直接键合实现<10μm间距的互连，结合硅光技术，可应用于800G/1.6T光模块。目前，该工艺仅台积电、三星等少数企业掌握，但的亚微米级异构集成中试线正加速国产化验证。
- MaaS（Manufacturing as a Service）模式：中小型企业无需自建产线，可通过等中试平台获取封装测试打样服务。其数字工艺包（ADK）支持工艺参数在线调整，缩短开发周期30%以上。
- 装备白盒化与国产替代：面对设备供应链瓶颈，国产设备商（如）推出白盒化方案，开放底层控制算法，便于用户自主优化工艺。例如，其TCB热压键合机的多轴PID大积分算法可提升温度稳定性。
六、常见问题（FAQ）
系统级封装（SiP）与3D堆叠封装（3D IC）有什么区别？
SiP强调将不同功能的芯片（如处理器、存储器、MEMS）水平或垂直集成在一个封装内，芯片间通过引线键合或基板走线互连。而3D IC则是将芯片垂直堆叠，通过TSV和微凸点实现芯片间的直接互连，集成度更高、互连更短，但工艺复杂度也更高。两者在应用上并非互斥，例如HBM就是3D IC与SiP的结合。
Foundry代工厂（如台积电）的先进封装产能布局对OSAT有何影响？
Foundry的封装产能布局（如台积电的CoWoS）直接挤压了OSAT在高端封装（如AI芯片、HPC）的市场空间。OSAT被迫转向中低端或差异化领域（如车规级、IoT多模SiP）。但这也倒逼OSAT提升技术能力，如长电科技开发了XDFOI平台，支持2.5D/3D封装。长期看，Foundry与OSAT的边界将更模糊，可能出现“Foundry+OSAT”的混合代工模式。
设备供应链国产化在3D堆叠封装中面临哪些挑战？
主要挑战有三：一是高精度键合设备（如混合键合机）的对准精度需达亚微米级，国产设备多停留在±1μm；二是TSV深孔刻蚀设备（如Bosch工艺）的刻蚀速率和均匀性仍需提升；三是检测设备（如X射线显微镜）的解析度与进口设备有差距。但国产设备商在特定环节已取得突破，如的TCB热压键合机、的倒装贴片机，以及中科同帜的真空等离子清洗机。