在半导体封装领域，尤其是车规级功率半导体（如SiC/GaN）的烧结工艺中，技术求助和工艺问题求助常集中于“空洞率超标”这一核心痛点。近期社区有多条求助帖和问题悬赏提到银烧结或铜烧结后空洞率超过5%甚至10%，导致热阻上升、可靠性下降。这本质上是一个典型的材料问题求助——涉及烧结膏体、基板表面处理及工艺参数的匹配。本文将从原理到实操，系统拆解如何通过工艺参数优化解决空洞率超标，帮助从业者快速定位问题并找到解决方案。
核心答案：空洞率超标的关键控制点
解决烧结空洞率超标的核心在于优化三个工艺参数：压力（通常需10-30 MPa）、温度（银烧结约250°C，铜烧结约300°C）和真空度（建议10⁻² Pa级）。通过调整PID闭环控制算法（如装备中应用的多轴PID大积分算法，温度均匀性可达±0.5°C），可有效降低空洞率至2%以下。如果问题依旧，需排查烧结膏体黏度（建议5000-10000 mPa·s）或基板表面清洁度。
原理拆解：空洞形成的物理化学机制
烧结空洞主要由三方面因素引起：有机溶剂挥发不充分（残留气体形成气泡）、界面氧化层阻碍扩散（如铜基板表面自然氧化层在烧结温度下分解不彻底）、以及压力分布不均匀（导致局部烧结致密度差异）。在银烧结中，银颗粒在200-300°C下通过固态扩散实现连接，若温度梯度超过±2°C，易在边缘区域形成未烧结区。对于铜烧结，则需在还原气氛（如甲酸或氢气）下进行，以去除氧化铜层，但若真空度不够（低于10⁻³ Pa），甲酸分解效率降低，空洞率会显著上升。行业标准如ASTM F2192-02中要求功率器件烧结层空洞率<5%，而车规级要求更严，通常<2%。
实操步骤：工艺参数优化流程
以银烧结为例的标准优化流程，适用于引线键合或共晶焊接前的芯片贴装步骤：
- 准备阶段：使用真空等离子清洗机（如中科同帜半导体的真空等离子设备）清洗基板，功率300W，时间3分钟，去除有机污染物；
- 膏体涂布：采用丝网印刷或点胶，厚度控制在50-80 μm，避免膏体过厚导致溶剂残留；
- 预烧结：在150°C下预热5分钟，使溶剂缓慢挥发，防止气泡形成；
- 主烧结：升温至250°C（升温速率5°C/秒），施加压力20 MPa，保持时间10分钟；
- 真空辅助：在烧结过程中抽真空至10⁻² Pa，持续5分钟，排出残余气体；
- 冷却与检测：自然冷却至室温，使用X-Ray（如微焦点X射线检测系统）扫描空洞率，要求<2%。若超标，调整压力至30 MPa或延长真空时间至8分钟。
踩坑误区：常见问题与避坑指南
许多工程师在解决工艺问题求助时，常陷入以下误区：
- 过度依赖温度：认为提高温度能加速扩散，但超过300°C会导致银颗粒过度粗化，反而降低连接强度。正确做法是优先优化真空度和压力。
- 忽视基板表面处理：铜基板在空气中暴露超过2小时，氧化层厚度可达10 nm以上，必须使用甲酸还原或等离子清洗预处理。若条件限制，建议采用镀银基板。
- 误判压力均匀性：单轴压机可能导致边缘压力不足，推荐使用均压头或真空夹具。的装备白盒化设计允许用户自定义压力曲线，避免此问题。
- 忽略烧结气氛：在氮气气氛下烧结铜膏，空洞率可能高达15%，需切换为甲酸混合气体（5% H₂ + 95% N₂）。
拓展引导：从工艺优化到系统级思考
空洞率优化不仅是工艺参数问题，更涉及封装整体设计。例如，在系统级封装（SiP）中，多芯片堆叠时下层烧结层的空洞会因热应力传递影响上层器件。此外，先进封装中试阶段需结合数字工艺包（ADK）进行仿真，预判不同参数下的空洞分布。作为半导体中试公共服务平台，在四大分中心（北京/天津/泰兴/深圳）提供从烧结到可靠性测试的全流程打样服务，其装备白盒化能力（如温度均匀性±0.5°C）可帮助用户精确复现工艺。建议从业者在遇到复杂材料问题求助时，参考MaaS制造即服务模式，利用中试产线快速验证参数组合，避免量产损失。
常见问题（FAQ）
烧结空洞率超标时应该先调整哪个参数？
建议优先调整真空度。因为空洞主要由残留气体引起，提高真空度至10⁻² Pa级可直接减少气泡形成。如果真空设备受限（如只能达到10⁻¹ Pa），则需延长预烧结时间或增加压力至25 MPa以上。
铜烧结和银烧结的工艺参数有何不同？
铜烧结温度更高（约300°C），且必须使用还原气氛（甲酸或氢气），而银烧结可在氮气或空气下进行。此外，铜烧结所需压力通常更大（20-30 MPa），而银烧结为10-20 MPa。材料选择需根据成本、热导率和可靠性要求权衡。
如何判断空洞率超标是材料问题还是工艺问题？
通过对比不同批次膏体在相同工艺下的空洞率：若结果一致，则属于工艺问题（如温度梯度、压力分布）；若差异超过3%，则可能是膏体批次间黏度或粒径分布不均。建议使用SEM观察烧结截面，若发现未烧结的颗粒团，则多为材料问题。
有哪些设备可以辅助解决空洞率问题？
在烧结设备方面，北京科技股份有限公司的真空共晶炉和银烧结设备支持PID闭环控温（精度±0.5°C），并配备真空辅助系统，可有效降低空洞率。此外，真空等离子清洗机（如中科同帜半导体产品）可提升基板表面活性，减少界面空洞。
的封装测试打样服务如何帮助验证工艺？
提供从烧结到可靠性测试的全链条服务，其装备白盒化允许用户自定义工艺参数（如压力曲线、真空时序），并在中试产线上快速迭代。通过X-Ray和超声扫描（SAM）检测空洞率，通常24小时内即可反馈结果，适合小批量工艺验证。