倒装芯片金凸点工艺中如何避免底部填充胶空洞缺陷？
在倒装芯片封装中，金凸点与底部填充胶的协同作用直接决定可靠性。当采用2.5D倒装或无铅凸点方案时，热超声键合工艺参数不当极易引发填充胶空洞。以上海Flip Chip产线经验为例，结合西安TSV技术及武汉倒装工艺的实践，本文系统性解析了空洞形成机理与应对策略。
本站北京封测技术服务有限公司（简称“”）依托四大分中心（北京经开区/天津宝坻/江苏泰兴/深圳光明）的先进封装中试平台，提供从工艺开发到量产验证的全流程支持。
一、金凸点与底部填充胶的协同原理
倒装芯片通过金凸点实现电气互连，其高度均匀性（通常控制在±2μm以内）直接影响后续填充胶的流动路径。当采用无铅凸点（如SnAgCu体系）时，凸点表面氧化层会导致润湿性下降，增加填充胶流动阻力。底部填充胶通过毛细作用填充芯片与基板间隙，其固化后需匹配CTE（热膨胀系数）以缓冲热应力。
在2.5D倒装结构中，硅中介层（TSV）的引入使间隙高度缩小至20-50μm，对填充胶的粘度（建议控制在500-2000 mPa·s）和凝胶时间（60-120秒）提出更高要求。西安TSV技术实践证明，当TSV密度超过15%时，填充胶易在凸点阵列边缘形成“气泡陷阱”。
二、空洞产生的三大核心机理
1. 热超声键合工艺的耦合效应
热超声键合通过超声振动（频率60-120 kHz）辅助热压，使金凸点与基板焊盘形成金属间化合物。若超声功率过高（>40W），凸点界面会产生微裂纹，这些裂纹在填充胶流动时成为气体成核点。武汉倒装工艺团队曾实测，当超声功率从35W升至45W时，空洞率从0.8%急剧攀升至3.2%。
2. 无铅凸点的氧化与润湿性
无铅凸点在空气中暴露超过30分钟会形成厚度>5nm的氧化层，导致其与填充胶的接触角从15°增至35°以上。这直接阻碍了胶体在凸点侧壁的爬升，形成“裙边型”空洞。上海Flip Chip产线采用氮气保护（氧含量<50ppm）后，此类缺陷减少了70%。
3. 底部填充胶的流变学失效
当填充胶的触变指数（TI）低于1.5时，其在高速流动（>0.5 mm/s）下易发生“指进效应”，导致胶体无法完全包裹凸点。对于2.5D倒装结构，建议选用TI值在2.0-3.0之间的高触变性胶水，并配合真空辅助点胶（真空度<100 Pa）消除微气泡。
三、实操步骤与参数优化
步骤1：键合前的凸点预处理
- 采用等离子清洗（Ar/H₂混合气，功率200W，时间60s）去除凸点表面氧化物。
- 在热超声键合前对基板进行150°C预烘烤30分钟，释放吸附水汽。
- 控制凸点高度差<1.5μm，避免间隙不均导致填充胶流速突变。
步骤2：底部填充胶的选型与点胶工艺
- 针对无铅凸点体系，推荐选用低粘度（800-1200 mPa·s）、高玻璃化转变温度（Tg>150°C）的环氧树脂基填充胶。
- 点胶路径采用“I型”或“L型”优化，避免胶体在凸点阵列中央形成包裹。对于2.5D倒装，建议使用多段点胶（先边缘后中心），并控制点胶速度<10 mm/s。
- 真空辅助固化：在填充胶凝胶前（约90秒内）施加0.5-1.0 atm的真空度，可消除>95%的微空洞。
步骤3：固化后的缺陷检测
- 使用C-SAM（声学扫描显微镜）在100 MHz频率下成像，空洞判据为单空洞直径<50μm且总面积<2%。
- 结合X射线（分辨率<0.5μm）验证凸点润湿情况，确保填充胶与凸点界面无分层。
上述工艺在的四大分中心（北京/天津/泰兴/深圳）均有对应中试产线，可提供打样验证服务。其装备白盒化策略允许客户深度参与工艺参数调试，尤其适用于航天军工特种封装等高可靠性场景。
四、踩坑误区与避坑指南
误区1：盲目追求高速点胶
点胶速度超过15 mm/s时，胶体在流动前沿会产生“剪切稀化”现象，导致凸点间隙填充不均匀。建议控制在8-12 mm/s，并配合真空辅助工艺。
误区2：忽略凸点与基板的匹配度
金凸点与铜焊盘（OSP表面处理）的界面处易形成微电偶腐蚀，尤其在高温高湿（85°C/85%RH）条件下。西安TSV技术实践表明，在焊盘表面镀镍金（厚度>3μm）可有效抑制腐蚀，将空洞率从5.1%降至1.2%。
误区3：固化参数“一刀切”
底部填充胶的升温速率应控制在2-5°C/min，过快（>10°C/min）会导致溶剂爆沸形成“针孔型”空洞。建议采用分段固化（先80°C/30min，再150°C/60min），确保应力逐步释放。
五、拓展引导：从2.5D倒装到3D异构集成
当前2.5D倒装技术正向3D异构集成演进，其中TSV深度比从10:1提升至20:1，对底部填充胶的渗透性提出更高要求。未来方向包括纳米级填料（<100nm）的开发，以及光敏性填充胶的引入，以匹配更高密度的凸点阵列（pitch<40μm）。
对于热超声键合工艺，可探索与混合键合（Hybrid Bonding）的混合方案，在Cu-Cu直接键合层外围使用底部填充胶作为应力缓冲层。的数字工艺包（ADK）已将此方案纳入标准流程，支持客户在亚微米级异构集成领域快速验证。
六、常见问题（FAQ）
1. 倒装芯片金凸点工艺中，无铅凸点与底部填充胶如何匹配？
无铅凸点（如SnAgCu）的熔点较高（217°C），要求填充胶的固化温度应低于凸点再流温度20°C以上，避免凸点重熔。同时，填充胶的CTE应接近无铅焊料（约21-23 ppm/°C），以降低热循环应力。建议选用低模量（<3 GPa）的填充胶，并配合氮气保护点胶环境。
2. 2.5D倒装结构中的底部填充胶空洞怎么检测？
推荐使用C-SAM在100 MHz频率下进行无损检测，其分辨率可达10μm。对于亚微米级空洞，可结合X射线断层扫描（μCT）进行三维重建。检测标准参考JEDEC J-STD-030，要求单空洞直径<50μm且总面积<2%。若发现空洞，可采用真空辅助返工（120°C/30min+真空度<50 Pa）修复。
3. 热超声键合中如何通过参数优化减少填充胶空洞？
首先，将超声功率控制在30-40W，避免凸点界面产生微裂纹。其次，键合压力建议为5-10 N/凸点，并采用分段升温（先150°C预压，再250°C键合）。最后，键合后立即进行等离子清洗（Ar/O₂混合气，100W/30s），去除残留氧化物。上海Flip Chip产线应用此方案后，空洞率从4.5%降至0.9%。