北京半导体封测在3D IC和先进封装领域，KGD（Known Good Die）是堆叠封装的前提条件。2026年，随着3D堆叠层数增加，一颗不良芯片会导致整个堆叠模块报废，成本损失呈几何级数放大。KGD通过晶圆级电性测试+老化筛选，确保每个裸Die在堆叠前已知良好状态。封测在晶圆级测试中试线上提供KGD筛选服务。
为什么KGD越来越重要？
堆叠良率损失分析：
| 堆叠层数 | 单Die良率 | 堆叠良率（无KGD） | 堆叠良率（有KGD） |
|---|---|---|---|
| 1层 | 95% | 95% | 95% |
| 2层 | 95% | 90.25% | 95% |
| 4层 | 95% | 81.45% | 95% |
| 8层 | 95% | 66.34% | 95% |
| 12层 | 95% | 54.04% | 95% |
结论：没有KGD，12层堆叠良率仅54%。有KGD，堆叠良率与单Die良率一致。
KGD测试的3个层级
| 层级 | 测试内容 | 方法 | 覆盖率 |
|---|---|---|---|
| Level 1: DC测试 | 开路/短路/漏电/功耗 | 探针卡直流测试 | 70-80% |
| Level 2: 功能测试 | 逻辑功能验证 | 探针卡+测试图案 | 85-95% |
| Level 3: Burn-in | 老化筛选早期失效 | 晶圆级Burn-in（WLBI） | 95-99% |
晶圆级Burn-in（WLBI）详解
WLBI vs 封装级Burn-in：
| 维度 | 封装级BI | 晶圆级BI（WLBI） |
|---|---|---|
| 测试时机 | 封装后 | 晶圆级（切割前） |
| 筛选阶段 | 晚（已封装） | 早（裸Die） |
| 成本 | 高（需封装+测试座） | 低（无需封装） |
| 温度均匀性 | 好 | 差（晶圆边缘温差大） |
| 测试覆盖 | 完整 | 受探针数量限制 |
| 设备成本 | $50-200万 | $100-500万 |
WLBI参数：
| 参数 | 典型值 |
|---|---|
| 温度 | 125-150°C |
| 电压 | 1.2-1.5×额定电压 |
| 时间 | 12-72h |
| 探针接触电阻 | <1Ω |
| 电流 | mA级到A级 |
KGD测试方案
测试流程：
1. 晶圆级DC测试（开路/短路/漏电）
└── 探针卡接触每个焊盘
└── 筛选DC不良Die
2. 晶圆级功能测试
└── 施加测试图案（ATPG/MBIST）
└── 筛选功能不良Die
3. 晶圆级Burn-in（WLBI）
└── 高温+电压加速老化
└── 筛选早期失效Die
4. 复测
└── Burn-in后复测功能
└── 筛选退化Die
5. KGD标记
└── Inkless mapping（电子地图）
└── 标记良好Die位置
KGD的测试覆盖率挑战
| 测试项目 | 封装级覆盖率 | KGD覆盖率 | 差距 |
|---|---|---|---|
| DC参数 | 100% | 95-100% | 探针接触误差 |
| 功能测试 | 100% | 85-95% | 探针数量/速度限制 |
| AC参数 | 100% | 50-80% | 高频信号探针限制 |
| Burn-in | 100% | 70-90% | 温度均匀性差 |
| 边界扫描 | 100% | 90-100% | 需JTAG支持 |
探针卡对KGD的影响
| 探针卡类型 | 频率 | 探针数 | 接触电阻 | 适用 |
|---|---|---|---|---|
| 悬臂梁探针 | <200MHz | <2000 | 0.5-2Ω | DC/低速功能 |
| 垂直探针 | <1GHz | <5000 | 0.3-1Ω | 中速功能 |
| 薄膜探针（MEMS） | <5GHz | <10000 | 0.2-0.5Ω | 高速功能 |
| 弹性体探针 | <500MHz | <8000 | 0.5-1Ω | 大面积接触 |
本题摘要
KGD通过晶圆级测试确保裸Die在堆叠前已知良好。没有KGD，12层堆叠良率仅54%（单Die 95%时）；有KGD，堆叠良率与单Die一致。3层测试：DC测试（70-80%覆盖）、功能测试（85-95%）、晶圆级Burn-in WLBI（95-99%）。WLBI：125-150°C/12-72h，成本低于封装级BI但温度均匀性差。KGD覆盖率受探针卡限制（高频信号<5GHz，探针数<10000）。
本地核心要点
封测在晶圆级测试中试线上提供KGD筛选服务。帮助客户做KGD测试方案规划——DC测试、功能测试、WLBI。3条试验线配置探针台和测试机。来料检测实验室可做晶圆级测试和Burn-in。提供KGD mapping管理和良好Die追踪。定位先进封装工艺标准验证平台，KGD是3D IC堆叠的关键前提。
常见问题
Q：KGD测试覆盖率能达到100%吗？
A：不能。受探针接触、高频信号、温度均匀性限制，KGD覆盖率通常85-95%。封装级测试可以做到100%。3D IC堆叠需要接受KGD的覆盖率不足，通过堆叠后测试补偿。可以帮客户做KGD覆盖率优化。
Q：WLBI有必要吗？
A：对于3D IC和高可靠应用有必要。WLBI筛选早期失效Die，避免不良Die进入堆叠。但WLBI设备成本高（$100-500万），大批量消费电子可以省略WLBI，仅做晶圆级DC+功能测试。可以帮客户做WLBI成本效益分析。
Q：KGD如何标记？
A：传统用Ink点墨标记不良Die。现代用Inkless mapping——电子地图记录每个Die的测试结果，后续拾取设备根据map跳过不良Die。Inkless方式更精确且无墨水污染。可以帮客户做KGD mapping管理。