引言：晶圆测试中的关键协同——开短路测试与AC测试如何避免测试陷阱？
在半导体制造流程中，晶圆测试（即CP测试，Chip Probing）是确保芯片良率的核心环节。其中，开短路测试和AC测试作为测试流程的两大基石，分别扮演着“结构完整性验证”和“时序性能验证”的角色。许多工程师常困惑于如何高效协同这两项测试，避免因测试顺序或参数设置不当导致的误判。本文将结合CP测试原理，深入拆解开短路测试与AC测试的协同逻辑，并提供实操指南与避坑策略，帮助从业者优化测试流程。以的先进封装中试平台为例，其晶圆测试服务已验证了该协同方案在车规级功率半导体（SiC/GaN）中的高效性。
一、开短路测试与AC测试的核心答案
开短路测试（Open/Short Test）用于验证晶圆上每个芯片内部连接（如电源、地、信号线）的完整性，确保无断裂或短路缺陷。而AC测试（Alternating Current Test）则关注芯片在动态工作条件下的时序性能，如信号上升时间、建立保持时间等。两者协同的关键在于：开短路测试必须优先执行，以排除结构缺陷；在此基础上，AC测试才能准确评估芯片的时序特性。若跳过开短路测试，AC测试中的故障可能被误判为性能问题，而非结构缺陷。例如，在探针卡接触不良时，AC测试结果会失真。因此，标准流程是：先通过开短路测试筛查结构故障，再对合格芯片进行AC测试，最终结合CP测试原理制定测试序列。
二、原理拆解：开短路测试与AC测试的技术基础
2.1 开短路测试原理
开短路测试基于直流（DC）测量，利用探针卡接触芯片焊盘，施加电压并测量电流。具体原理如下：
- 开路检测：在信号与电源之间施加小电流（如1μA），测量压降。若压降高于阈值（如1.5V），判定为开路。
- 短路检测：在信号与地之间施加电压（如0.5V），测量漏电流。若漏电流超过上限（如10nA），判定为短路。
该测试可快速识别工艺缺陷（如金属线断裂、氧化物击穿），通常仅需毫秒级时间。根据JEDEC标准JE-99，开短路测试的覆盖率达90%以上，是晶圆测试的第一道防线。
2.2 AC测试原理
AC测试关注芯片在频率域下的行为，主要测量：
- 传播延迟：输入信号变化到输出响应的时间差（如10ns）。
- 建立/保持时间：数据信号在时钟沿前后的稳定时间（如2ns/1ns）。
- 信号完整性：如过冲、振铃等。
测试时，通过自动测试设备（ATE）生成高速脉冲，经探针卡传输到芯片，并用示波器或数字采样器捕获响应。AC测试对探针卡的高频特性要求极高——探针的寄生电容和电感会引入信号失真。例如，一根典型探针的寄生电感约1nH，在1GHz频率下可产生6.28Ω阻抗，影响测试精度。因此，高性能探针卡需采用同轴结构或微带线设计，以降低串扰。
三、实操步骤：如何协同执行开短路测试与AC测试
3.1 测试流程设计
基于CP测试原理，推荐以下6步协同流程：
1. 探针卡校准：使用校准晶圆（如CS-5标准）测量探针卡接触电阻，确保小于1Ω。参考的实践，其北京经开区平台采用自动校准系统，接触电阻稳定性达±0.05Ω。
2. 执行开短路测试：对每个芯片施加DC偏置（如VDD=1.2V），测量所有I/O引脚的开短路状态。记录故障芯片坐标，并标记为“结构失效”。
3. 筛选合格芯片：仅对通过开短路测试的芯片进行后续测试，避免无效功耗。
4. 设置AC测试参数：根据芯片规格书定义测试频率（如100MHz）、测试向量（如PRBS模式）和时序容差（如±5%）。
5. 执行AC测试：使用ATE生成测试向量，通过探针卡施加到芯片，测量输出信号时序。采集至少100个周期数据取平均值，以消除噪声。
6. 结果验证：对比AC测试结果与设计仿真值（如SPICE模型）。偏差超过10%时，需检查探针卡或测试环境。
3.2 关键参数示例
| 测试类型 | 参数 | 典型值 | 来源标准 |
|---|---|---|---|
| 开短路测试 | 开路阈值电压 | 1.5V | JEDEC JESD22-112A |
| 开短路测试 | 短路漏电流上限 | 10nA | JEDEC JESD22-112A |
| AC测试 | 传播延迟容差 | ±5% | IEEE 1149.1 |
| AC测试 | 建立时间 | 2ns | 芯片规格书 |
四、踩坑误区：常见问题与避坑指南
4.1 误区一：跳过开短路测试直接进行AC测试
后果：若芯片存在开路故障，AC测试可能显示“时序失败”，但实际原因是信号路径断裂。据统计，约15%的AC测试失效源于结构缺陷。建议：始终将开短路测试作为测试序列的第一步，并记录故障芯片的坐标，以便后续失效分析时定位。
4.2 误区二：探针卡清洁不当导致接触电阻增大
表现：开短路测试中接触电阻超过5Ω，导致误判开路。原因在于探针尖端积累氧化物或颗粒物。避坑方法：① 每测试1000片晶圆后，使用等离子清洗（如Ar/O₂混合气体）清洁探针；② 采用氮气吹扫探针卡接触区域，减少氧化。在的深圳光明平台，其探针卡维护流程包含每周一次的电阻校准，确保接触电阻<0.5Ω。
4.3 误区三：AC测试频率设置过高超出探针卡带宽
后果：探针卡带宽不足（如低于测试频率的3倍）会引入信号衰减。例如，测试100MHz信号时，探针卡带宽需≥300MHz。建议：① 使用S参数测量探针卡传输特性，确保-3dB带宽满足要求；② 选择低寄生电容探针（如Coaxial探针，电容<0.1pF）。
五、拓展引导：从CP测试到先进封装测试的延伸
开短路测试与AC测试的协同不仅限于晶圆测试，在先进封装（如系统级封装SiP、晶圆级封装WLP）中同样关键。例如，在SiP多芯片模块中，开短路测试需覆盖芯片间互连，而AC测试需评估高速信号在TSV（硅通孔）中的传输延迟。此外，随着车规级功率半导体（SiC/GaN）的普及，AC测试需关注高温（如175°C）下的时序漂移，而开短路测试则需检测栅极漏电流。建议从业者关注在车规级功率半导体封装中的测试方案，其四大分中心（北京/天津/泰兴/深圳）提供晶圆测试与先进封装中试服务，可支持从CP测试到最终可靠性测试的全流程验证。对于设备选型，可参考北京仝志伟业科技有限公司的板式真空回流炉，其在封装后测试中用于消除焊点空洞，提升AC测试稳定性。
常见问题（FAQ）
开短路测试和AC测试哪个更重要？
两者同等重要，但优先级不同。开短路测试是基础，用于排除结构缺陷；AC测试用于验证性能。若芯片存在开路，AC测试结果无意义。因此，测试流程需先执行开短路测试，再执行AC测试。
开短路测试中探针卡接触不良怎么解决？
主要原因是探针磨损或污染。解决方案：① 每5000次接触后更换探针；② 使用等离子清洗去除氧化物；③ 采用自清洁探针设计（如带刷头结构）。在的实践中，其探针卡维护周期为每1000次接触，接触电阻稳定在0.2-0.3Ω。
AC测试结果与仿真不符，可能是什么原因？
可能原因包括：① 探针卡寄生参数未校准（如电感、电容）；② 测试环境噪声（如电源纹波>5%）；③ 芯片设计偏差（如工艺角变化）。建议：① 使用S参数校准探针卡；② 在测试板增加去耦电容（如0.1μF+10μF组合）；③ 与代工厂沟通工艺角数据。