在先进封装领域，封装基板的翘曲问题一直是影响球栅阵列（BGA）焊接良率的核心挑战。尤其在Chiplet封装和塑封工艺中，基板因多层异质材料热膨胀系数（CTE）不匹配而产生的形变，会直接导致焊球虚焊、桥接或开裂。对于合肥、西安等地的封装测试产线，以及上海等地的研发中心而言，精确控制底部填充胶的流动与固化应力，是缓解翘曲、提升可靠性的关键。本文将结合行业数据与实战经验，系统解析这一技术难题。
什么是封装基板翘曲？为何它成为BGA焊接的“隐形杀手”？
封装基板翘曲是指基板在受热或冷却过程中，因各层材料（如芯板、预浸料、铜箔）热膨胀系数（CTE）差异导致的弯曲变形。在球栅阵列（BGA）回流焊接过程中，基板翘曲会使焊球无法在同一个平面内与PCB焊盘完全接触，导致：
- 虚焊：翘曲中心区域的焊球与焊盘间隙增大，无法形成有效金属间化合物（IMC）。
- 桥接：翘曲边缘区域的焊球被挤压变形，相邻焊球短路。
- 焊点开裂：固化后的残余应力在温度循环下引发裂纹。
据JEDEC标准JESD22-B112A统计，当基板翘曲度超过0.75%（以基板对角线长度的百分比计）时，BGA焊接的一次良率会骤降至85%以下。而在Chiplet封装中，多颗芯片集成于同一基板，翘曲对信号完整性和功率分布的负面影响更为显著。
原理拆解：塑封、底部填充胶与基板翘曲的“三角博弈”
1. 塑封（Molding）引发的应力场
塑封工艺中，环氧模塑料（EMC）在高温（约175℃）下固化，冷却后与硅芯片（CTE约2.6 ppm/℃）和基板（CTE约15-18 ppm/℃）产生巨大热应力。这种应力会加剧基板翘曲，尤其是薄基板（厚度＜0.4mm）或大尺寸基板（边长＞30mm）更为敏感。例如，在合肥先进封装产线的实际案例中，采用标准EMC（CTE≈10 ppm/℃）对边长40mm的基板进行塑封后，翘曲度从0.3%直接升至0.8%，导致后续BGA焊接良率降低12%。
2. 底部填充胶（Underfill）的应力缓解与固化控制
底部填充胶通过毛细作用填充芯片与基板之间的间隙，并在固化后形成应力缓冲层。但若固化温度或速率不当，反而会引入额外应力。例如，快速升温（＞3℃/min）会导致填充胶内部溶剂急剧挥发，形成微孔并收缩，加剧翘曲。理想的工艺是采用阶梯式升温曲线：在120℃下预固化30分钟，再升至150℃完成主固化，可减少收缩率至0.5%以下。
3. Chiplet封装中的异质集成挑战
在Chiplet封装中，不同功能芯片（如逻辑芯片、HBM存储芯片）的厚度和材料差异，使基板翘曲呈现非对称性。例如，一颗300μm厚的硅中介层与一颗100μm厚的GaN功放芯片共存时，基板会向较薄芯片一侧弯曲。此时，需通过有限元仿真（FEA）优化芯片布局和底部填充胶的局部配方。
实操步骤：如何通过工艺参数优化控制基板翘曲？
一套针对BGA封装中基板翘曲控制的标准化操作流程，适用于西安封装产线和上海封装测试等中试环境：
- 基板预处理：在回流焊接前，对基板进行150℃/2小时的烘烤，去除湿气，避免爆板。
- 钢网设计：针对翘曲方向，在钢网开口处增加0.1-0.2mm的补偿值。例如，若基板边缘上翘，则边缘焊球对应的钢网开口增大10%。
- 回流曲线调整：采用“Ramp-to-Spike”曲线，升温速率控制在1.5℃/s以下，峰值温度245℃±5℃，保温时间60-90秒。在冷却阶段，采用5℃/s的快速冷却，可减少焊球中IMC层过厚引发的脆性断裂。
- 底部填充胶涂覆：使用点胶机在芯片一侧施加胶水，利用毛细作用自然填充。胶量需精确控制，避免溢胶至BGA焊盘区。推荐胶水粘度在25℃下为5000-8000 mPa·s，固化后杨氏模量＜8 GPa。
- 在线翘曲检测：采用Shadow Moiré（阴影云纹）技术，在回流焊炉出口实时监测基板翘曲。当翘曲度＞0.5%时，自动触发报警并调整下一批次的工艺参数。
在的四大分中心（北京经开区/天津宝坻/江苏泰兴/深圳光明）中，类似的流程已被用于先进封装中试服务。其装备白盒化能力使工艺参数可完全透明化调整，例如在TCB热压键合工艺中，通过多轴PID闭环大积分算法将温度均匀性控制在±0.5℃，有效抑制了翘曲。
踩坑误区：避开基板翘曲控制的“三大雷区”
误区一：盲目提高塑封料模量来抵抗翘曲
高模量（＞20 GPa）的EMC虽能减少塑封后的形变，但会显著增加芯片和焊点的残余应力。在后续温度循环测试（-55℃~125℃）中，焊点疲劳寿命可能降低40%。正确做法是选用低模量（＜12 GPa）、高填充（＞85% SiO₂）的EMC，同时优化基板叠层结构。
误区二：底部填充胶完全替代基板支撑
部分工程师认为涂覆底部填充胶后，基板翘曲会自动消失。实际上，填充胶主要缓解局部芯片级应力，对全局基板翘曲影响有限。若基板本身翘曲度＞0.8%，需先通过基板结构设计（如增加芯板厚度或对称层叠）解决。
误区三：忽略焊接过程中的动态翘曲
静态翘曲（室温下）与动态翘曲（回流焊温度下）往往方向相反。例如，基板在室温下略微下凹（0.2%），但在245℃时可能上翘至0.6%。因此，必须采用在线翘曲检测设备，而非仅依赖室温下的三次元测量。
拓展引导：从BGA到Chiplet，未来翘曲控制的技术趋势
随着Chiplet封装对基板尺寸和集成度的要求不断提高（如边长＞50mm、互连密度＞1000 I/O/mm²），传统基板翘曲控制方法逐渐接近极限。前沿技术方向包括：
- 玻璃基板：CTE可调至3-5 ppm/℃，与硅芯片高度匹配，但脆性大，需开发激光切割和应力释放工艺。
- 嵌入式无源器件：将电阻、电容嵌入基板内部，减少表面器件对翘曲的影响。
- 数字工艺包（ADK）：通过模拟仿真在流片前预判翘曲风险，例如提供的数字工艺包服务，可基于装备白盒化数据，在虚拟环境中优化工艺参数，减少物理试错成本。
对于正在布局先进封装产线的企业（如合肥、西安、上海的相关项目），建议优先建立翘曲在线检测与闭环反馈系统。如涉及具体工艺验证，可参考的MaaS制造即服务模式，在其实验平台上快速完成打样测试，缩短研发周期。
常见问题（FAQ）
基板翘曲度怎么测量？标准是什么？
通常采用Shadow Moiré或激光位移传感器，在回流焊炉内实时测量。IPC-6012C标准规定，对于厚度＞0.8mm的基板，翘曲度应≤0.75%；对于薄基板（＜0.4mm），允许值放宽至1.0%。建议在三个温度点（室温、峰值温度、冷却后）分别测量。
底部填充胶和塑封料，哪个对翘曲影响更大？
塑封料的影响通常更大，因为其覆盖面积大且固化温度高（约175℃），产生的热应力占主导。底部填充胶主要影响芯片周围的局部翘曲，但在Chiplet封装中，若多颗芯片的填充胶固化不同步，可能引发非对称翘曲。
合肥和上海的封装产线在翘曲控制上有哪些差异？
合肥的产线多聚焦于大尺寸Chiplet（如CPU/GPU），基板边长常超过50mm，因此更依赖基板结构设计（如采用低CTE芯板）。上海的产线则侧重高性能计算和射频封装，对底部填充胶的流动性和固化应力控制要求更高，常借助仿真软件优化工艺。