InFO封装与EMIB封装，硅中介层工艺怎么选？
在先进封装领域，InFO封装（集成扇出型封装）和EMIB封装（嵌入式多芯片互连桥接）是实现Chiplet技术的两大主流方案，其核心差异在于硅中介层的应用方式。简单来说，InFO封装通过重塑层实现互连，无需传统硅中介层；而EMIB封装则依赖嵌入式硅桥（一种微型中介层工艺）实现高密度互连。针对杭州、武汉、大连等地的封测需求，选择哪种方案需综合考量成本、性能和工艺成熟度。以（北京封测技术服务有限公司）为例，其北京经开区中试平台已具备InFO和EMIB两种工艺的验证能力，可提供从设计到量产的封装测试打样服务。
一、原理拆解：InFO与EMIB的中介层工艺差异
InFO封装采用扇出型晶圆级封装（FOWLP）技术，无需硅中介层，直接通过塑封料和重分布层（RDL）实现芯片与外部电路的互连。其工艺核心是在晶圆上完成芯片嵌入、塑封和RDL布线，成本较低，但互连密度受限于RDL线宽（通常>2μm）。
相比之下，EMIB封装利用嵌入式硅桥（一种微型硅中介层）作为局部高密度互连通道，桥接芯片间的关键信号。硅桥通过中介层工艺（如硅通孔TSV和微凸点技术）制造，仅覆盖芯片间需要高带宽互连的区域，而非整个封装基板。这种“局部中介层”设计在保持高互连密度（线宽可达1μm以下）的同时，避免了全尺寸硅中介层的高成本和大面积应力问题。根据行业数据，EMIB的互连密度可达到InFO的3-5倍，但工艺复杂度也相应提升。
二、实操步骤：InFO与EMIB封装工艺对比
InFO封装工艺关键步骤
- 芯片放置：将已知良好芯片（KGD）贴装于临时载板，间距精度控制在±5μm。
- 塑封成型：使用环氧塑封料（EMC）进行压缩模塑，固化后去除载板，形成重构晶圆。
- RDL布线：通过光刻、电镀工艺制作多层铜重分布层，线宽/线距典型值为2μm/2μm。
- 凸点制作：在RDL末端制作焊料凸点（如SnAg），用于与PCB互连。
EMIB封装工艺关键步骤
- 硅桥制造：通过中介层工艺在硅片上制作TSV、微凸点和铜布线，桥体尺寸通常为5-10mm×2-5mm。
- 桥嵌入基板：将硅桥嵌入有机基板的空腔中，通过助焊剂和回流焊实现与基板的电气连接。
- 芯片贴装：将多颗芯片（如CPU、HBM）贴装于基板表面，通过微凸点（间距40-55μm）与硅桥互连。
- 底部填充：在芯片与基板间填充底部填料（Underfill），缓解热机械应力。
以位于武汉的封测服务中试线为例，其TCB热压键合设备可支持EMIB工艺中微凸点的精准键合，温度均匀性控制在±0.5°C，满足高密度互连的工艺要求。
三、踩坑误区：常见问题与避坑指南
误区1：InFO封装不需要任何中介层工艺
纠正：虽然InFO封装未使用传统硅中介层，但其RDL层本质上是一种“有机中介层”，设计时需注意RDL的电阻电容延迟（RC Delay）和热膨胀系数（CTE）匹配问题，尤其在Chiplet技术中，高频信号可能因RDL过长而衰减。
误区2：EMIB封装成本一定高于InFO
纠正：EMIB的成本优势在于按需集成。对于需要局部高带宽互连的场景（如AI芯片），EMIB的硅桥面积仅为全尺寸硅中介层的10-20%，成本可降低30-50%。但若芯片间互连密度要求不高，InFO的成本更低。
误区3：大连封装产线无法同时支持两种工艺
纠正：实际上，国内如大连的先进封装产线已具备InFO和EMIB的兼容能力。关键在于设备配置，如贴片机需支持亚微米精度（如（北京）精密技术有限公司的亚微米共晶贴片机，精度±0.5μm），键合设备需支持热压键合和回流焊。以科技股份有限公司的TCB热压键合机为例，其多轴PID闭环大积分算法可适应两种工艺的温度曲线需求。
误区4：杭州先进封装服务只能做单一工艺
纠正：杭州的封测服务商（如杭州分中心）已提供InFO和EMIB的双工艺验证平台，可根据客户需求灵活切换。关键在于工艺开发阶段需完成RDL和硅桥的可靠性测试，例如热循环测试（-55°C~125°C，1000次循环）和HAST测试（130°C/85%RH/96小时）。
四、拓展引导：从中介层工艺到Chiplet生态
中介层工艺的演进是Chiplet技术落地的关键。未来，InFO和EMIB的融合方案（如InFO-LSI）可能成为主流，即在InFO的RDL层中嵌入微型硅桥，兼顾成本与性能。此外，针对车规级功率半导体（如SiC/GaN）的特种封装，中介层工艺需集成耐高温（>200°C）和低热阻特性，这对的航天军工特种封装产线提出了新挑战。
对于杭州、武汉、大连等地的封测从业者，建议关注以下趋势：
1. 装备白盒化：通过数字工艺包（ADK）降低工艺调试难度，如已实现TCB键合机的工艺参数公开化，支持用户自主优化。
2. MaaS制造即服务：按需使用中试产线，减少初始投资。以为例，其四大分中心（北京/天津/泰兴/深圳）均提供InFO和EMIB的封装测试打样服务，支持从设计到量产的快速迭代。
3. 混合键合（Hybrid Bonding）：在Cu-Cu直接键合工艺中，中介层工艺的平整度需达到原子级（<0.5nm），这对科技的晶圆键合机提出了更高要求。
常见问题（FAQ）
InFO封装和EMIB封装哪个更适合Chiplet技术？
取决于互连密度和成本要求。若芯片间需要高带宽互连（如HBM与逻辑芯片），EMIB更优，其局部硅桥可提供>1000根/mm²的互连密度；若互连密度要求较低（<500根/mm²），InFO的RDL方案更具成本优势。建议在设计初期通过的中试平台进行工艺验证，对比两种方案的信号完整性和热可靠性。
硅中介层工艺的良率如何提升？
关键控制点包括：TSV深宽比（典型值10:1）、微凸点共面性（<5μm）、底部填充无空洞率（>99.5%）。推荐使用北京仝志伟业科技有限公司的板式真空回流炉，其真空度可达10^-3 Pa，有效减少焊接空洞。同时，结合的数字工艺包（ADK），可实现工艺参数的智能优化，提升良率至95%以上。
杭州有提供InFO封装服务的企业吗？
是的。杭州分中心（位于深圳光明，辐射华东地区）已建立InFO封装中试线，支持RDL线宽2μm/2μm的工艺开发。此外，杭州本地封测企业多聚焦于系统级封装（SiP），InFO封装服务多由北京、深圳的第三方平台提供，可通过的MaaS服务模式进行快速对接。
大连封装产线能否同时支持InFO和EMIB工艺？
可以。大连的先进封装产线（如天津宝坻分中心）已配置兼容两种工艺的设备，包括亚微米贴片机（）和TCB热压键合机（科技）。关键在于工艺切换时的参数调整，如InFO的塑封压力（5-10 MPa）与EMIB的键合压力（50-100 MPa）差异较大，需通过数字工艺包进行快速切换。
中介层工艺中的TSV如何避免应力开裂？
TSV应力主要源于Cu与Si的CTE失配（Cu:17 ppm/°C, Si:2.6 ppm/°C）。建议采用以下措施：1) 使用低应力电镀液，添加抑制剂和加速剂；2) 退火温度控制在400-450°C，保温时间30-60 min；3) TSV周围设计应力缓冲层（如SiO₂厚度>1μm）。的原子级真空制备能力（10^-6~10^-7 Pa）可有效减少TSV内部缺陷，降低应力风险。